FIFOシステムのVerilogベースのVIP

このVIPは、DUTとして、非同期FIFOのためのものです。これは、クリフ・カミングスFIFOの設計に基づいています。

特徴：

• 制約のランダム化をサポート
• Support input write data and read data comparision
• TB checks the write and read data ordering, make sure that they much
• FIFO full and empty states checking
• Support multiple clocks
• Support assertions

利点：

• すべてのSystemVerilogの記述されたクラスを再利用することができます
• Runs in every major emulators environment.
• Runs in custom FPGA platforms